量子隧穿效应在存储器中的应用

量子隧穿（Quantum Tunneling）是指微观粒子在势垒能量高于其动能的情况下，仍有一定概率穿透势垒的现象。依据薛定谔方程，粒子波函数在势垒内部呈指数衰减，但只要势垒足够薄，波函数的尾部仍可在势垒另一侧出现非零概率，从而实现“隧穿”。
在固体器件中，常见的隧穿形式包括：

• 电子隧穿：电子通过氧化层、绝缘层等薄膜。
• 隧穿磁阻（TMR）：自旋极化电子在磁性隧道结中隧穿，形成磁阻效应。
• 隧穿场效应：利用隧穿电流调制通道导通状态，如隧穿场效应晶体管（TFET）。

量子隧穿效应的关键参数是隧穿概率 (T)，可用简化的WKB近似表达：

[
T \approx \exp!\left[-\frac{2}{\hbar}\int_{x_1}^{x_2}\sqrt{2m\bigl(V(x)-E\bigr)},dx\right]
]

其中 (V(x)) 为势垒势能，(E) 为电子能量，(m) 为有效质量。隧穿概率随势垒厚度呈指数衰减，这也是实现高密度存储的物理基础。

2. 隧穿效应在存储器中的典型应用

2.1 浮栅型 NAND Flash

• 结构：在 MOSFET 的栅极下方嵌入一层绝缘的浮栅（通常为多晶硅），浮栅与基底之间为隧穿氧化层（约 6–10 nm）。
• 写入/擦除：
  1. 写入（编程）：在高电压（10–20 V）下，电子通过隧穿氧化层进入浮栅，形成负电荷。
  2. 擦除：反向高电压使电子从浮栅隧穿回基底，释放负电荷。
• 优势：利用隧穿实现非易失性存储，写入/擦除速度在毫秒级，且可实现多位存储（MLC、TLC）。

2.2 隧穿磁阻式 MRAM（STT‑MRAM）

• 结构：由两层磁性层（自由层和固定层）夹着一层薄绝缘隧道层（MgO，约 1 nm）构成磁性隧道结（MTJ）。
• 工作原理：
  1. 写入：通过自旋转移矩（Spin‑Transfer Torque, STT）产生的自旋极化电流，使自由层磁化方向翻转。该电流本身依赖于隧穿电流的大小。
  2. 读取：在低电压下测量 MTJ 的隧穿磁阻（TMR），不同磁化相对方向对应不同电阻值（高阻/低阻），即实现“0/1”。
• 优势：写入能耗低（≈ pJ 级），读写速度亚纳秒，且具备真正的非易失性。

2.3 隧穿场效应晶体管（TFET）存储概念

• 原理：利用能带隧穿（Band‑to‑Band Tunneling）在源极与沟道之间产生电流，电流大小随栅电压调制。
• 存储思路：将 TFET 作为单元的写入通道，通过隧穿电流在绝缘层中注入/抽取电荷，实现类似浮栅的存储状态。
• 潜力：理论上可实现亚 10 nm 级的栅长，功耗比传统 MOSFET 低 1–2 个数量级。

3. 关键技术实现细节

3.1 隧穿氧化层的制备

• 热氧化 vs. 原子层沉积（ALD）：热氧化易产生缺陷，ALD 可实现亚 1 nm 的厚度控制与低缺陷密度。
• 厚度均匀性：对 NAND Flash，隧穿层厚度波动必须控制在 ±0.2 nm 以内，以保证写入电压分布一致。

3.2 隧穿电流的模型与仿真

• NEGF（非平衡格林函数）：用于精确计算纳米尺度隧穿电流，考虑量子相干与散射。
• Monte Carlo：在统计意义上评估隧穿概率分布，适用于工艺容差分析。

3.3 可靠性与寿命

• 隧穿诱导的氧化层退化：高电压写入会导致氧化层产生陷阱，表现为写入电压漂移。
• 循环寿命（P/E Cycle）：NAND Flash 典型为 10⁴–10⁵ 次，STT‑MRAM 可达 10¹⁵ 次以上。
• 解决方案：
  1. 采用高介电常数（k）材料（如 HfO₂）替代 SiO₂，降低电场强度。
  2. 引入自适应写入电压算法，根据单元老化程度动态调节写入电压。

4. 示例：基于隧穿的 3‑D NAND 结构

┌─────────────────────┐
│   控制栅 (CG)        │
├─────────────────────┤
│   隧穿氧化层 (TO)   │   ← 6‑10 nm
├─────────────────────┤
│   浮栅 (FG)          │   ← 多晶硅
├─────────────────────┤
│   隧穿氧化层 (BO)   │   ← 6‑10 nm
├─────────────────────┤
│   通道 (Channel)    │
└─────────────────────┘

1. 编程：对控制栅施加 +Vₚₚ（≈ 20 V），电子从通道经 BO 隧穿进入 FG。
2. 保持：在无电压状态下，浮栅中的电荷被绝缘层完全封闭，形成非易失性。
3. 擦除：对控制栅施加 -Vₑₚ（≈ −20 V），电子从 FG 经 TO 隧穿回通道。

该结构在 3‑D NAND 中通过层叠多层单元，实现每平方毫米数十 Tb 的存储密度。

5. 发展趋势与挑战

• 材料创新：二维材料的原子薄层可实现亚 1 nm 隧穿层，显著提升隧穿概率。
• 工艺集成：将隧穿层与 CMOS 兼容的关键在于温度控制与应力管理。
• 安全与可靠性：随着写入电压降低，隧穿电流的统计波动成为误码的主要来源，需要在电路层面加入误码检测与纠错（ECC）机制。

6. 小结

量子隧穿效应是现代非易失性存储器的核心物理机制之一。从早期的浮栅 NAND Flash 到当代的 STT‑MRAM，隧穿电流的可控性直接决定了存储器的写入能耗、速度和寿命。通过材料创新（高k 隧穿介质、二维材料）和工艺进步（原子层沉积、精确厚度控制），隧穿效应的应用正向更高密度、更低功耗的方向演进。展望未来，隧穿场效应晶体管等新概念有望突破传统 MOS 结构的极限，为下一代存储技术提供全新的实现路径。