数字信号处理在控制中的应用

在磁悬浮系统中，数字信号处理（DSP）位于传感器与功率放大器之间，完成信号调理、控制律计算、状态估计与执行指令生成。由于磁悬浮对象本身开环不稳定，且位移信号易受噪声、温漂和电磁干扰影响，DSP 的采样、滤波、离散化与实时调度策略会直接影响系

在磁悬浮系统中，数字信号处理（DSP）位于传感器与功率放大器之间，完成信号调理、控制律计算、状态估计与执行指令生成。由于磁悬浮对象本身开环不稳定，且位移信号易受噪声、温漂和电磁干扰影响，DSP 的采样、滤波、离散化与实时调度策略会直接影响系统的稳定性和动态性能。
典型磁悬浮数字控制回路包括：

  1. 位移传感器检测悬浮体位置，输出微弱电压或电流信号。
  2. 模拟前端进行放大、偏置调整和抗混叠滤波。
  3. ADC 在固定采样周期 (T_s) 内将模拟量转换为数字量。
  4. DSP/MCU 执行数字滤波、状态估计和控制律运算。
  5. DAC 或 PWM 输出控制量，经功率放大器驱动电磁铁。
  6. 电磁力改变悬浮体位置，形成闭环。

该过程可等效为采样器、零阶保持器 (G_{ZOH}(s)=\frac{1-e^{-T_s s}}{s}) 与连续被控对象的组合。采样周期越大，保持器引入的相位滞后越明显，系统相位裕度越低。

采样、量化与抗混叠

数字控制首先面临采样定理约束。若信号最高频率为 (f_{\max})，采样频率必须满足：

[
f_s > 2f_{\max}
]

工程中通常取 (f_s=(5\sim10)f_{BW})，其中 (f_{BW}) 为闭环带宽。磁悬浮位移信号常含 PWM 开关噪声和高频机械振动，因此 ADC 前必须设置抗混叠低通滤波器，截止频率应低于 (f_s/2)。

量化误差由 ADC 位数决定。理想 ADC 的信噪比近似为：

[
SNR \approx 6.02N + 1.76 \text{ dB}
]

对于 12 位 ADC，理论 SNR 约为 74 dB。若磁悬浮气隙测量范围小、分辨率要求高，应选择 16 位或更高精度 ADC，并注意参考电压噪声和接地设计。

连续控制器的离散化

磁悬浮位置环常用 PID 控制。连续 PID 形式为：

[
u(t)=K_p e(t)+K_i\int_0^t e(\tau)d\tau+K_d\frac{de(t)}{dt}
]

离散位置式 PID 可写为：

[
u[k]=K_p e[k]+K_i T_s\sum_{j=0}^{k}e[j]+\frac{K_d}{T_s}(e[k]-e[k-1])
]

增量式 PID 更适合执行机构带积分饱和风险的场合：

[
\Delta u[k]=K_p(e[k]-e[k-1])+K_i T_s e[k]+\frac{K_d}{T_s}(e[k]-2e[k-1]+e[k-2])
]

微分项对噪声敏感，实际实现中常采用不完全微分或低通滤波：

#define TS 0.001f
float pid_step(float err) {
    static float integ = 0.0f;
    static float prev_err = 0.0f;
    static float deriv_f = 0.0f;
    float kp = 8.0f, ki = 120.0f, kd = 0.02f;
    float alpha = 0.2f;

    integ += err * TS;
    float deriv = (err - prev_err) / TS;
    deriv_f = alpha * deriv + (1.0f - alpha) * deriv_f;

    float u = kp * err + ki * integ + kd * deriv_f;
    prev_err = err;
    return u;
}

若采用 Tustin 变换，可将连续传递函数映射到离散域：

[
s=\frac{2}{T_s}\frac{z-1}{z+1}
]

该方法能较好保持频率特性，适合设计数字滤波器或离散控制器。

数字滤波器与状态估计

磁悬浮系统中，位置信号常混入开关噪声和工频干扰。常用数字滤波包括：

  • 滑动平均：实现简单，但相位滞后较大。
  • IIR 低通：如巴特沃斯滤波器，计算量小，需注意稳定性。
  • 陷波器：抑制特定频率机械共振或电源干扰。
  • 卡尔曼滤波：融合位置、电流和模型信息，估计速度与扰动。

速度信号通常不能直接测量，若用差分法会放大噪声。可设计状态观测器或卡尔曼滤波器，由位置估计速度，再用于阻尼控制。对于电磁悬浮，吸引力与电流平方、气隙平方相关，常需在工作点附近线性化，再设计数字控制器。

实时实现要点

DSP 控制实现需关注以下问题：

  • 采样与 PWM 同步：在 PWM 周期起点触发 ADC，可减少开关噪声影响。
  • 计算延迟：中断响应、滤波、控制运算和输出更新均引入延迟，降低相位裕度。
  • 定点与浮点：定点运算需设计 Q 格式，防止溢出；浮点运算精度高但成本高。
  • 积分抗饱和：执行器受限时，积分项应限幅或反算。
  • 看门狗与故障保护：过流、过温、气隙越限时快速切断功率级。

例如，位置环采样率 1 kHz，电流环采样率 10 kHz。位置环输出电流参考值，电流环 PI 调节 PWM 占空比。若位置环延迟为 0.5 ms，在 100 Hz 处相位滞后约 (360^\circ \times 100 \times 0.0005 = 18^\circ)，会明显影响稳定裕度。

磁悬浮应用示例：数字 PID 与电流环

以单自由度磁悬浮为例，数字控制流程如下：

  1. ADC 采样气隙位移 (x[k])，与参考值 (x_{ref}) 比较得到误差 (e[k])。
  2. 位置 PID 计算电流参考 (i_{ref}[k])。
  3. 电流环 PI 计算占空比 (d[k])。
  4. PWM 驱动 H 桥，调节电磁铁电流。
  5. 电流传感器反馈形成内环，提高响应速度并抑制电源扰动。

该结构中，DSP 不仅实现 PID，还完成抗混叠滤波、电流环解耦、状态估计和故障保护。设计时应先确定采样率、滤波器截止频率和离散化方法，再通过频域分析或仿真验证相位裕度，最后在实时平台上测试阶跃响应与抗扰能力。