屏蔽体接地与接地的阻抗匹配
在电磁屏蔽设计中，屏蔽体接地常被简化为“把金属外壳接到大地”。但在高频和宽频电磁兼容问题中，接地质量往往比屏蔽材料本身更关键。屏蔽体能否有效抑制辐射和敏感度，取决于干扰电流是否被以低阻抗路径引导回参考地，以及该路径与系统接地网络之间是否实现了合理的阻抗匹配。
屏蔽体的作用不是“吸收”全部电磁能量，而是为感应电流提供可控的回流路径。当外界电磁场照射到屏蔽体时，表面会产生感应电流；若屏蔽体接地不良，这些电流会在屏蔽体上形成电位差，使屏蔽体本身成为二次辐射源。因此，接地的核心目标是：
- 为共模干扰电流提供低阻抗泄放路径；
- 维持屏蔽体与参考地之间的等电位；
- 避免接地路径形成高阻抗、长回路或谐振结构；
- 在宽频范围内控制接地阻抗，而不是只关注直流电阻。
接地阻抗可表示为：
[
Z = R + j\omega L
]
低频时电阻 (R) 占主导，高频时感抗 (j\omega L) 迅速增大。例如，一段 10 cm 的普通导线电感约为 100 nH，在 100 MHz 时感抗约为 62.8 Ω。此时即使万用表测得电阻接近 0 Ω，它对高频干扰而言仍是高阻抗。因此，高频接地必须从“电阻思维”转向“电感思维”。
接地方式与适用频段
常见的屏蔽体接地方式包括单点接地、多点接地、混合接地和浮地。
- 单点接地：适用于低频，可避免地环路。但高频时引线电感大，屏蔽体电位容易浮动。
- 多点接地：适用于高频，连接点短而多，可降低接地阻抗。但可能引入地环路，需配合平衡或隔离措施。
- 混合接地：通过电容、电感或磁珠组合，实现低频单点、高频多点。适合宽频系统，但参数选择需谨慎。
- 浮地：屏蔽体不直接接地，可减少地环路，但存在静电积累和共模电位漂移风险，通常需加泄放电阻或高压电容。
选择接地方式时，应首先确定主要干扰频段。若最高频率对应的波长 (\lambda) 与接地连接长度可比，则必须采用多点或射频搭接。工程上常要求连接长度小于 (\lambda/20)。
接地阻抗匹配的含义
这里的“阻抗匹配”并不是追求 50 Ω 功率匹配，而是让屏蔽体到参考地的连接阻抗远小于干扰源内阻和共模路径阻抗，从而将共模电压钳位在较低水平。对于长屏蔽电缆，屏蔽层还参与传输线结构，端接处应避免阻抗突变，否则会引起反射和共模电流增强。
阻抗匹配设计可遵循以下原则：
- 低频段优先控制地环路，采用单点接地或混合接地。
- 高频段优先降低电感，采用短、宽、多的搭接结构。
- 电缆屏蔽层应采用 360° 端接，避免“猪尾巴”式引线。
- 屏蔽罩应沿周边密集接地，过孔或螺钉间距小于 (\lambda/20)。
- 接地平面应连续完整，避免被缝隙分割。
示例：屏蔽电缆的端接
假设一根屏蔽电缆穿过金属机箱。错误做法是将屏蔽层剥开，拧成一根长 10 cm 的引线接到机箱。该引线电感约 100 nH，在 100 MHz 时阻抗约 62.8 Ω，共模电流会在引线上产生较大压降，导致电缆成为辐射天线。
正确做法是使用屏蔽夹、导电衬垫或金属连接器，将屏蔽层以 360° 方式与机箱搭接。若搭接电感降至 5 nH，则 100 MHz 时阻抗仅约 3.14 Ω，共模电流被有效旁路到机箱。对于更高频率，还应保证搭接面清洁、导电氧化层被去除，并避免长而窄的接地路径。
示例：PCB 屏蔽罩接地
PCB 上的射频屏蔽罩若只在四角接地，罩体中部会形成高阻抗区域，容易发生谐振。合理设计是沿屏蔽罩四周布置接地过孔，过孔间距小于最高关注频率对应波长的 (\lambda/20)。例如 1 GHz 时 (\lambda \approx 300) mm，(\lambda/20 = 15) mm，过孔间距应小于 15 mm，工程上常取 5～10 mm。屏蔽罩与地平面之间还应使用导电衬垫或簧片，确保低电感搭接。
设计验证与常见误区
验证接地阻抗匹配时，可使用网络分析仪测量搭接结构的 S21 或输入阻抗，也可用近场探头定位屏蔽体表面的电流集中点。常见误区包括：
- 认为接地线越粗越好：高频下更应关注长度和表面积。
- 认为单点接地总是最优：高频时单点接地可能完全失效。
- 认为接到大地即可：若搭接电感大，接大地也无效。
- 忽视屏蔽体与参考地之间的缝隙和长引线。
总之，屏蔽体接地与阻抗匹配的本质，是在目标频段内为干扰电流构建低阻抗、连续、无谐振的回流路径。只有将接地拓扑、搭接工艺、材料导电性和系统频段统一考虑，屏蔽体才能真正发挥预期效能。